在昨日举行的“RISC-V 开源处理器芯片生态发展论坛”上，第二代“香山”（南湖架构）开源高性能 RISC-V 处理器核正式发布。据介绍，“香山”于 2022 年 6 月启动工程优化，同年 9 月研制完毕，计划 2023 年 6 月流片，性能超过 2018 年 ARM 发布的 Cortex-A76，主频 2GHz@14nm，SPEC 2006 得分为 20 分。

香山用湖来命名每一代架构 —— 第一代架构是雁栖湖，第二代架构是南湖，第三代架构是昆明湖。香山开源社区称，第一代“雁栖湖”架构已经成功流片，实测达到预期性能，第二代“南湖”架构正在持续迭代优化中。

去年8 月 24 日，中科院计算所、北京开源芯片研究院、腾讯、阿里、中兴通讯、中科创达、奕斯伟、算能等形成了联合研发团队，开展第三代香山（昆明湖架构）的联合开发。

官方还透露，我国已有一批企业正在基于“香山”开发高端芯片，如 AI 芯片、服务器芯片、GPU 等，有望于 2025 年取得集体突破。包云岗表示，届时，我国企业有望在全球 RISC-V 新生态中取得领先优势，打通芯片领域国内国外双循环，实现我国高端处理器芯片产业自立自强。

 查询获悉，香山是一款开源 RISC-V 处理器核，基于 Chisel 硬件设计语言实现，支持 RV64GC 指令集。

“南湖” 采用中芯国际 14nm 工艺制造，目标频率是 2GHz，SPECCPU 分值达到 10 分 / GHz，支持双通道 DDR 内存以及 PCIe、USB、HDMI 等更多功能。

据介绍，“香山”是当前国际上性能最高的开源 RISC-V 处理器核，目前已确定“香山”经典核、“香山”高性能核“两核”发展目标。

经典核基于第二代“香山”工程化优化，对标 ARM A76，为工业控制、汽车、通信等泛工业领域提供 CPU IP 核；高性能核则基于第三代“香山”（昆明湖）性能提升，对标 ARM N2，为数据中心和算力设施等领域提供高性能 CPU IP 核。

“香山”处理器核的开发的重要决策之一，是选择了敏捷设计语言 Chisel，原因是开发效率远高于 Verilog，实现相同的功能，Chisel 代码量仅为 Verilog 的 1/5。